Современная электроника №5/2019

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 66 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 5 2019 тирования, выполняемые в приложе- нии Nitro-SoC: ● планировка кристалла и глобальное размещение; ● предварительная оптимизация; ● синтез (CTS) и трассировка дерева синхронизации; ● пост-CTS оптимизация; ● трассировка кристалла; ● посттрассировочная оптимизация; ● коррекция трасс по результатам ана- лиза целостности сигналов и устра- нения конфликтов трассируемости; ● удвоение межслойных переходов (Calibre InRoute); ● генерация полигонов для технологии двойного фотошаблона (DP – Double Patterning) (Calibre InRoute); ● оптимизация по результатам анализа DFM-правил (Calibre InRoute). На этапе планировки и размещения возможны различные алгоритмы рабо- ты, включая «плоский», иерархический и «псевдоплоский». Поддерживается размещение как для канальной, так и для бесканальной трассировки. На эта- пе распределения пинов учитываются выполнение временны ′ х ограничений и возможные конфликты при трасси- ровке. С помощью специальной тех- нологии размещения макросов (AMP – Automatic Macro Placement) достигает- ся очень высокое качество результатов размещения. В процессе синтеза и трассировки дерева синхросигнала применяется специальный алгоритм MCMM (Multi- Corner Multi-Mode), который позволя- ет не только устранить перекосы в рас- пространении синхросигнала, вызван- ные технологическими вариациями, например вариациями резистивно- сти трасс, но и оптимизировать про- ект с точки зрения экономии дополни- тельных буферов в цепях синхрониза- ции, оптимизации площади кристалла и потребляемой мощности. Nitro-SoC имеет встроенный меха- низм оптимизации потребляемой мощ- ности, который используется на всех этапах физического проектирования. Это позволяет сократить потребление мощности, в том числе дополнитель- но до 10% на финальном этапе опти- мизации, что достигается за счёт при- менения специальных алгоритмов оптимизации мощности в процессе трассировки, которые обеспечивают баланс между динамически потребля- емой мощностью, мощностью утечки, быстродействием и площадью кри- сталла. Nitro-SoC поддерживает самые совре- менные технологии мультишабло- на и FinFET [8] и сертифицирован для технологических норм 7 нм в ком- пании TSMC. Ультракомпактная база данных приложения обеспечивает работу с проектами ёмкостью более 100 млн вентилей при минимальных затратах оперативной памяти рабочей станции. За счёт встроенных механиз- мов параллелизма в каждом исполни- тельном блоке достигается очень высо- кая скорость получения финального варианта топологии: до 1,5 млн венти- лей за 24 часа. Приложение поддержи- вает распараллеливание на многоядер- ных и многопроцессорных системах с использованием алгоритмов multi- threading и fine-grained multiprocessing. В традиционных маршрутах проек- тирования после получения топологии кристалла в формате GDSII или OASIS следуют этап верификации топологии с точки зрения выполнения DRC- и DFM- правил, при необходимости – экстрак- ция паразитных параметров для более точного моделирования отдельных блоков на уровне Spice или FastSpice, дополнительные процедуры по коррек- ции топологии (OPC, PSM, sRAF и др.) для технологических норм 65 нм и ниже. Последний этап, как правило, выполняется изготовителем кристалла. Компания Mentor Graphics предло- жила уникальную технологию DRC/ DFM-верификации топологии непо- средственно в процессе трассировки в Nitro-SoC с помощью приложения Calibre InRoute. Для этого была разрабо- тана архитектура OpenRouter, которая запускает все DRC- и DFM-процедуры Calibre непосредственно изнутри цикла трассировки. Любое нарушение правил, обнаруженное Calibre InRoute, авто- матически исправляется программой трассировки Nitro-SoC в инкремент- ном режиме. Такой подход позволяет существенно сократить количество ите- раций физической верификации, по существу получив финальный верифи- цированный вариант топологии (sign- off tapeout) на первом проходе. Другим преимуществом является отсутствие передачи больших массивов данных, т.к. ядра программы трассировки и программы верификации работают на одном хосте. Как уже было сказано, Calibre InRoute, помимо классическо- го контроля DRC, включает все про- цедуры DFM (Calibre LFD, Calibre CMP Analyzer, Calibre YieldAnalyzer, Calibre YieldEnhacer), а также такие технологии повышения качества DFM, как заполне- ние металлом (metal fill), технологии двойного и мультишаблона (double- pattern, multi-pattern) и метод сравне- ния с библиотекой шаблонов (pattern matching). Все файлы правил (rule decks) DRC и DFM, которые использу- ет Calibre InRoute, сертифицированы ведущими фабриками для технологи- ческих узлов вплоть до 7 нм. Прило- жение, функционально аналогичное Calibre InRoute, которое предлагается для использования в сторонних марш- рутах проектирования, получило назва- ние Calibre RealTime. На завершающем этапе физиче- ского проектирования часто возни- кает необходимость выполнения ещё двух важных операций – статического временно ′ го анализа и анализа целост- ности по цепям питания. Для решения первой задачи предназначено прило- жение Optimus DS. Оно позволяет рабо- тать как с плоскими, так и с иерархиче- скими проектами, поддерживает алго- ритмMCMM (Multi-Corner Multi-Mode), включает анализ целостности сигналов, учитывает вариативность параметров ячеек, а также за счёт распараллелива- ния на многоядерных системах поддер- живает проекты до 100 млн вентилей в иерархическом режиме. Скорость обра- ботки на плоских проектах, включая анализ целостности сигналов, состав- ляет около 30 млн вентилей за 6 ч. Для решения задачи анализа целост- ности питания предназначено прило- жение BlueWave PI. Оно анализирует искажения по цепям питания в пере- ходных режимах и при одновременном переключении сигналов в соседних цепях, обнаруживает недопустимые падения напряжения (электромигра- ция) в цепях питания в статическом и динамическом режимах, анализи- рует наведённые шумы и многое дру- гое. BlueWave PI поддерживает распре- делённые вычисления, что позволяет анализировать проекты большого объ- ёма за короткое время. Как Optimus DS, так и BlueWave PI полностью интегри- рованы с приложением физического проектирования Nitro-SoC. Ф ИЗИЧЕСКАЯ ВЕРИФИКАЦИЯ , КОРРЕКЦИЯ И ПОДГОТОВКА ФОТОШАБЛОНА Если по каким-либо причинам физическая верификация не может быть проведена на этапе трассиров- ки, например если Calibre использует- ся в стороннем маршруте проектиро-