Современная электроника №3/2021

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 54 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 3 2021 ния в состав исходного текста модуля верхнего уровня проекта ПЛИС (файл MAX_10_ADC_1.v) необходимо вручную включить фрагмент кода, устанавлива- ющий связь между сигналами модуля верхнего уровня проекта и модуля PLL (см. листинг 2). На листинге 2: ● ALT_PLL_1 – имя модуля нижнего уровня, используемого в модуле верх- него уровня (это имя можно задать произвольно); ● sys_clk – частота глобального синхро- сигнала, поступающего на вход PLL в проекте ПЛИС (50 МГц); ● clk_pll – выходная частота PLL, ко- торая в дальнейшем будет исполь- зоваться для синхронизации моду- ля АЦП в проекте ПЛИС (10 МГц); ● locked_pll – сигнал запирания моду- ля АЦП, поступающий в него из мо- дуля PLL. На этом добавление IP-ядра PLL в проект ПЛИС можно считать завер- шённым. Включение в проект ПЛИС модуля АЦП Включение модуля АЦП в проект ПЛИС в среде Quartus II также осущест- вляется через каталог IP-ядер IP Catalog, как показано на рисунке 20. В каталоге IP Catalog выбирается одинарное или двойное IP-ядро АЦП в соответствии с тем, сколько аппаратных модулей АЦП содержит используемая в проекте ПЛИС и сколько их требуется пользователю. В нашем случае выбираем одинарное IP-ядро Altera Modular ADC core. После выбора нужного IP-ядра пользователю будет предложено задать местонахож- дение и имя файла с расширением .qsys, содержащего настройки модуля АЦП в проекте ПЛИС (см. рис. 21). В нашем случае задаём имя файла ADC_Core_1 (имя можно выбрать произвольно), ука- зываем путь к нему в пределах катало- га нашего проекта ПЛИС и нажимаем на кнопку OK, после чего автомати- чески запускается редактор IP-ядер IP Parameter Editor. В открывшемся окне настроек модуля АЦП, в редакторе IP Parameter Editor (см. рис. 22) зада- ём все необходимые параметры моду- ля АЦП: Листинг 1 module ALTPLL1 ( inclk0, c0, locked); Листинг 2 ALTPLL1 ALT_PLL_1( .inclk0(sys_clk), .c0(clk_pll), .locked(locked_pll) ); Рис. 20. Выбор IP-ядра модуля АЦП для включения в проект ПЛИС в среде Quartus II Рис. 22. Настройка параметров АЦП в редакторе IP-ядер IP Parameter Editor Рис. 23. Порядок действий по включению сгенерированного HDL-кода поддержки АЦП в проект ПЛИС Рис. 21. Создание файла с расширением .qsys