Современная электроника №8/2020

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 66 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 8 2020 Разработка модели цифрового компонента в Altium Designer Часть 2 В статье рассмотрены задачи моделирования смешанных электрических цепей, приведены сведения о возможностях интегрированного имитатора электрических цепей Altium Designer, дано описание процесса разработки модели четырёхразрядного счётчика микросхемы MC14520B фирмы On Semiconductor от сбора исходных данных до формирования компонента библиотеки. Во второй части представлено выражение составных частей при помощи доступных базовых моделей, особое внимание уделяется идентификации параметров модели. Юрий Леган (yuri.legan@altium.com) Выражение составных частей при помощи доступных имитатору базовых моделей Буферные элементы с инверсией на входе и инверсией на выходе D1, D2, D3, D5, D7, D8, D11, D12, D15, D16, D19 и D20 эквивалентны между собой (см. рис. 1 [5]). Такие элементы можно реа- лизовать моделью d_inverter. Элементы D9, D13 и D17 (2НЕ–И, 3НЕ–И, 4НЕ–И) можно представить как суперпозиции инверторов и элементов 2И, 3И и 4И соответственно. Элементы 2И, 3И и 4И можно реализовать одной моделью d_and, так как эта модель име- ет возможность векторного расшире- ния входов. Элементы D-триггеры (D6, D10, D14 и D18) можно представить моделями d_dff и инвертором для входа синхро- низации, так как модель d_dff управля- ется положительным фронтом на вхо- де синхронизации. В имитаторе Altium Designer суще- ствуют две модели D-триггеров: d_dlatch – одноступенчатый D-триггер (защёлка) и d_dff – двухступенчатый D-триггер с динамической синхрони- зацией. Согласно техническому описа- ниюмикросхема MC14520B построена на основе двухступенчатых триггеров (D flip-flops) с динамической синхро- низацией (edge-clocked) отрицатель- ным фронтом сигнала. Таким образом, логическая структу- ра микросхемы должна быть немного преобразована (см. рис. 9): красными контурами и текстовыми метками крас- ного цвета указаны элементы исходной схемы, представленной на рисунке 1 [5]. Структурная схема модели в иерар- хической форме представлена на рисунке 10. Функциональные группы IN_E, IN_C, IN_R, IN_S реализуют вход- ные каскады микросхемы, схема заме- щения входного каскада представлена нарисунке 3 [5]. Функциональная группа CONSреализует узелрегулирования зави- симостипотребления токапитания, схе- ма замещенияпредставленанарисунке 8 [5]. Функциональная группа LOGIC_CORE реализует логическуюструктурумикро- схемы, схема замещенияпредставленана рисунке 9. Функциональные группыOUT_ Q0, OUT_Q1, OUT_Q2, OUT_Q3 реализу- ют выходные каскадымикросхемы, схема замещенияпредставленанарисунке 5 [5]. Параметризация модели Параметризация модели – это фор- мирование зависимости функциональ- ных качеств модели от определённых внешних параметров. В качестве эле- Рис. 9. Принципиальная схема функциональной группы логической структуры (схема замещения)