Современная электроника №5/2019

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 68 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 5 2019 более точное моделирование формы и задержек сигнала с учётом реально- го размещения и топологии ячеек. Эта задача решается с помощью приложе- ния Calibre xRC. Экстракция выпол- няется на основе заранее верифици- рованных фабриками правил, опи- санных на языке SVRF. Такие файлы правил имеются практически для всех существующих фабрик и технологи- ческих процессов. Как и все прило- жения платформы Calibre, Calibre xRC поддерживает работу с иерархиче- скими проектами и распределённую обработку на многоядерных систе- мах, а также практически все моде- ли экстракции (R, C, RCC, RCLM и др.). Выходные форматы (Hspice, Eldo, Spectre, Calibreview, DSPF, SPEF и др.) позволяют создавать нетлист, исполь- зуя все известные системы моделиро- вания. Эти же данные могут быть при- менены для статического временно ′ го анализа, анализа целостности сигна- лов, анализа цепей питания на пред- мет недопустимых падений напря- жения. Для технологий с нормами менее 20 нм, включая FinFET, компания Mentor Graphics разработала новое приложение Calibre xACT [9]. Оно вклю- чает новое счётное 3D-ядро, которое позволяет учитывать все эффекты продвинутых технологий, например эффект уменьшения размеров «плав- ника» и стока, которые приводят к уве- личению сопротивления между исто- ком и стоком и снижению быстродей- ствия транзистора. Последнее приложение из группы верификации схем относится к ново- му поколению инструментов для повы- шения надёжности работы SoC. Прило- жение Calibre PERC является мощным средством анализа различных элек- трических эффектов, которые могут привести к деградации работы и пол- ному отказу схемы. К ним относятся эффект электрического «перенапря- жения» в цепях питания, эффект элек- тростатического разряда, пересечение сигнальными проводниками областей с различными номиналами питания и многое другое. Calibre PERC поддер- живает как стандартные файлы пра- вил на языке SVRF, так и «кастомизи- рованные» пользователем правила на Tcl-TVF. Приложение полностью инте- грировано с другими решениями плат- формы Calibre. Последняя группа приложений Calibre относится к этапу post-tapeout и предназначена для выполнения ряда процедур, ориентированных на повы- шение разрешающей способности в процессе фотолитографии, а также на подготовку данных для изготовления фотошаблона. Поскольку эти процеду- ры обычно выполняются специалиста- ми фабрики, мы не будем подробно на них останавливаться в данной статье. Ограничимся кратким перечислением основных технологий повышения раз- решающей способности: ● оптическая коррекция – OPC (Optical Proximity Correction); ● фазовый сдвиг за счёт изменения тол- щины фотошаблона – PSM (Phase- Shift Mask); ● добавление рассеивающих линий – OPCsbar (OPC Scattering Bars); ● добавление специальных структур для повышения разрешения – SRAF (Sub-Resolution Assist Feature). З АКЛЮЧЕНИЕ В данной статье был рассмотрен маршрут проектирования SoC от ком- пании Mentor Graphics. Основное вни- мание было уделено цифровым систе- мам. Следует отметить, что все прило- жения, рассмотренные в статье, могут с одинаковым успехом работать как в интегрированном маршруте Mentor Graphics, так и в качестве точечных решений в маршрутах других компа- ний. Отдельные статьи мы планируем посвятить маршруту проектирования аналоговых и смешанных SoC, а также средствам тестирования и диагности- ки SoC (DFT). Л ИТЕРАТУРА 1. NVIDIA Launches Revolutionary Volta GPU Platform, Fueling Next Era of AI and High Performance Computing. NVIDIA Press Release, May 10, 2017. 2. Немудров В., Мартин Г . Системы-на- криcталле. Проектирование и разви- тие. – М.: Техносфера, 2004. 3. Weller Y., Rachamim R. Realizing ESL with Scalable Transaction Level Models. White Paper. Mentor Graphics, 2010. 4. Matalon S. Vista Virtual Prototyping. White Paper. Mentor Graphics, 2015. 5. Селиванов И. Маршруты высокоуровне- вого синтеза. Современная электрони- ка. 2007. № 6. 6. Аряшев С.И., Рогаткин Б.Ю., Барских М.Е. Современные методыфункциональной верификации RTL-моделей блоков СБИС микропроцессора. МЭС-2014. Россия, Москва, октябрь 2014. 7. Salvidge C., Chobisa V. The Veloce Strato Platform: Unique Core Components Create High Value Advantages. White Paper. Mentor Graphics, 2017. 8. Narayanan A., Winefeld B. FinFET and Multi-Patterning Aware Place and Route Implementation. White Paper. Mentor Graphics, 2016. 9. Chow K., Relayea C., Clee C., Abouzeid K. The Calibre XACT Platform: Next-Generation Parasitic Extraction for 16 nm and Beyond. White Paper. Mentor Graphics, 2015. Реклама