Современная электроника №4/2019

СОВРЕМЕННЫЕ ТЕХНОЛОГИИ 14 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 4 2019 поток команд множественных пото- ков данных. В основе матричных вычислитель- ных систем лежит матричный про- цессор, состоящий из массива про- цессорных элементов (ПЭ), которые осуществляют параллельную обра- ботку множественных элементов дан- ных. Единый поток команд, управляю- щий обработкой данных в ПЭ, которые передаются по шине широковещатель- ной рассылки, генерируется управляю- щим процессором (УП). УП соединяет матричную SIMD-систему с внешним миром, используя для этого сетевой интерфейс (СИ). Неотъемлемыми компонентами ПЭ в большинстве вычислительных систем являются: ● арифметико-логическое устройство (АЛУ); ● регистры данных; ● СИ, который может включать в свой состав регистры пересылки данных; ● номер процессора; ● регистр флага разрешения маскиро- вания (F); ● локальная память; ● коммутатор. Структура ячейки ПЭ матричной системы представлена на рисунке 3. В реконфигурируемой матричной системе (см. рис. 4) вершины графа вычислительного процесса задачи рас- пределяются между ПЭ матрицы, а ука- занные графом связи по управлению и данным реализуются с помощью сое- динительной сети. Эффективность функционирования такой системы требует однородности этапов по времени выполнения и тре- буемым ресурсам. ПЭ выполняет команды над операн- дами, поступающими из информа- ционных каналов или из внутренней памяти. Настройка ячеек может быть стати- ческой или динамической. Конфигурирование является чисто локальной операцией. В ней участву- ют два ПЭ: тот, который имеет новое содержимое, и тот, в который это содержимое записывается. Благодаря локальности операции конфигуриро- вания могут производиться одновре- менно во множестве различных обла- стей матрицы ПЭ. Реконфигурируемая матричная система с архитектурой PicoArray (см. рис. 5) содержит 430 ПЭ, при- чём каждый работает на частоте 160 МГц и выполняет три коман- ды за один цикл. Все ПЭ взаимодей- ствуют посредством шин с суммарной пропускной способностью 5 Гбит/с. В состав архитектуры PicoArray вхо- дят ПЭ трёх типов: для быстрой реа- лизации процедур в алгоритмах типа Витерби, для быстрого умножения с накоплением и для быстрой реализа- ции контроллерных процедур. Кро- ме того, в состав архитектуры вхо- дят коммутационный и интерфейс- ный элементы. Программирование задач реализуется посредством инди- видуальной настройки каждого ПЭ на выполняемую функцию. Архитекту- ра PicoArray может увеличивать свою производительность путём каскад- ного наращивания. PicoАrray изго- товлен по 130 нм технологии на предприятии Taiwan Semiconductor Manufacturing Co. Процессоры с многоядерной архи- тектурой (см. рис. 6) позволяют повы- шать производительность, они стали одним из основных направлений раз- вития современной компьютерной тех- ники. Многоядерный процессор – это центральный микропроцессор, содер- жащий 2 и более вычислительных ядер Ввод программы Вывод программы Регистр программы Дешифратор команды Коммутатор Слева Сверху Снизу Справа Налево Наверх Вниз Направо Память Ячейка среды АЛУ Рис. 3. Структура ячейки ПЭ матричной системы Рис. 4. Реконфигурируемая матричная система Рис. 5. Архитектура PicoArray Управляющий процессор Настройка процессорной матрицы на граф вычислительного процесса Однородная процессорная матрица 1 2 3 4 5 8 7 6 Граф вычислительного процесса I I P P P P P P P P P P P P P P P P P P P P P P P P P P P P P Процессорный элемент Интерфейсный элемент Матричный коммутационный элемент P P P P P I I P P