Современная электроника №9/2018

СОВРЕМЕННЫЕ ТЕХНОЛОГИИ 17 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 9 2018 ми словами, в 3D М ФЭФ ПСА каждый пиксель горизонтально расположен- ного вектора выходной матрицы 3D М ФЭФ М АЦ-1 одновременно осве- щает выходной столбец весовой маски матрицы 3D М ФЭФ М АЦ-2 на приём- ной матрице 3D М ФЭФ М АЦ-3 через оптический многоканальный при- зменный делитель. Таким образом, на приёмной матрице 3D М ФЭФ М АЦ-3 собираются два оптических потока: выходной оптический поток матрицы 3D М ФЭФ М АЦ-1 и выход- ной оптический поток матрицы 3D М ФЭФ М АЦ-2. Операция заполнения всего поля матрицы значениями веса одно- го регистра эквивалентна опера- ции размножения данных светово- го регистра с цилиндрической лин- зы, как в электронно-оптическом векторно-матричном умножителе (см. рис. 81). В 3D М ФЭФ М АЦ-2 весами маски являются значения пикселей анало- говых оптических сигналов матри- цы и переданный на вход приёмной матрицы 3DМФЭФМ АЦ-3 через опти- ческий многоканальный призменный делитель. По команде производится переда- ча аналоговых сигналов содержимо- го маски матрицы 3DМФЭФМ АЦ-2 и векторов матрицы 3DМФЭФМ АЦ-1 на приёмную матрицу 3DМФЭФМ АЦ-3. Таким образом, набор выходных интенсивностей световых потоков 3DМФЭФМ АЦ-1 и 3DМФЭФМ АЦ-2, принятых матрицей 3DМФЭФМ АЦ-3, представляет собой результирующий вектор, равный произведению вход- ного вектора и весовой матрицы, т.е. является суммой произведений свето- вых интенсивностей матрицы и пере- даточной функции строки. Результат операции умножения век- тора на матрицу передаётся по оптиче- скому или электрическому интерфейсу. Технические характеристики опти- ческого операционного устройства – 3D МФЭФМПА: ● скорость поступления информации для вычисления операции умноже- ния вектора на матрицу – 166 МГц; ● разрядность входного вектора – 16 элементов; ● разрядность матрицы – 8 × 16 элемен- тов; ● разрядность выходного вектора – 16 элементов. Модуль 3D М ФЭФ М АЦ работает с максимальной частотой 166 МГц. Это ограничение связано с максимальной частотой работы шины ЕMIFA управ- ляющего процессора ТМS320С6455, к которому подключён кристалл 3D М ФЭФМ АЦ. Процессорная шина – это совокуп- ность сигнальных линий, объединён- ных по своему назначению – данные, адреса, управление, – которые имеют определённые электрические характе- ристики и протоколы приёма/переда- чи информации. Процессорная шина является магистральным каналом меж- ду процессором/процессорами и все- ми остальными устройствами, подклю- чёнными к ней/к ним через контрол- леры связи. Существует возможность повыше- ния частоты работы 3D М ФЭФ М для задач, в которых необходимо реализо- Интерфейс EMIFA Контороллер 3D М ФЭФ М АЦ VCSEL-пиксель 1...64 h λ h λ 3D М ФЭФ М АЦ-2 АЦ-1 АЦ-2 АЦ-3 3D М ФЭФ М АЦ-1 3D М ФЭФ М АЦ-3 Электронный интерфейс EMIFA TMS320C6455 Рис. 81. Структурная схема 3D М ФЭФ М АЦ Рис. 82. Структурная схема 3D М ФЭФ ПСА-1 вать быстрый буферизованный приём и/или передачу небольшой порции дан- ных. В случае передачи данные должны быть предварительно загружены в реги- стрыпикселей кристалла, а в случае при- ёма – читаться из регистров пикселей процессором уже после самой передачи данных через оптический интерфейс, т.е. кристалл 3D М ФЭФ М АЦ выступа- ет в роли быстродействующего буфера. Кристалл 3D М ФЭФ М АЦ имеет 2 независимых регистра данных для каждого пикселя: один для приёма и один для передачи данных. Размер каждого регистра – 8 бит, и последу- ющий высокоскоростной приём 8 бит информации по оптическому интер- фейсу. Физические свойства кристал- ла 3D М ФЭФ М АЦ позволяют повы- сить его тактовую частоту до 1 ГГц при использовании только цифро- вого режима передачи данных через оптический интерфейс. Это позво- ляет осуществлять приём и передачу порции информации (8+8) по опти- ческому интерфейсу со скоростью до 1 ГГц на оптический канал. При этом обмен информацией с процессором ТМS320С6455 всё так же производится на частоте работы шины ЕMIFA (кото- рая не может быть повышена), т.е. с максимальной частотой 166 Мбит/с на канал. Отсюда видно, что повыше- ние частоты кристалла 3D М ФЭФ М АЦ не требует увеличения быстродей- ствия алгоритмов обработки инфор- мации самим процессором, т.к. коли- чество информации, обрабатываемой процессором в единицу времени, не изменяется. е е Si-пиксель АЦ 1...64