Современная электроника №9/2018

СОВРЕМЕННЫЕ ТЕХНОЛОГИИ 16 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 9 2018 соответственно, при 4 процессор- ных ядрах производительность будет 6 × 4 × 100 МГц = 2,4 Гфлопс. Макси- мальная скорость обмена данными в таком процессоре с внешним ПЗУ – 30 Мбит/с. Мультиклеточное процессорное ядро выполняет задачи управления и обработки цифровых сигналов в приложениях, требующих мини- мального энергопотребления и высо- кой производительности. Оно может состоять из 4, 8, 16 или 64 клеток. Производительность для одной клет- ки типового мультиклеточного про- цессора с частотой до 5 ГГц состав- ляет 10 Гфлопс – соответственно, 64-клеточный кристалл будет иметь 640 Гфлопс при потреблении 7,7 Вт электроэнергии. Благодаря асинхронной и децентра- лизованной организации мультикле- точного процессора как на системном (между клетками (параллелизм)), так и внутриклеточном уровне (между бло- ками клетки (команды)) дополнитель- но обеспечиваются: ● минимизация номенклатуры и сложности объектов проектиро- вания; ● уменьшение площади кристалла (де- централизованное управление); ● увеличение производительности и сокращение энергопотребления в не- сколько раз (эффективный вычисли- тельный процесс); ● при реализации на одном кристал- ле десятков и сотен клеток – ис- пользование системы синхрони- зации для каждой клетки индиви- дуально. Многократное улучшение клеточ- ных количественных характеристик, а также качественные отличия предла- гаемой мультиклеточной архитектуры от известных моделей свидетельствуют о принципиальной новизне предлага- емого решения. Кристалл сделан по технологиче- скому процессу 180 нм. Тип корпуса LQFP-256 28 × 28 мм, разрядность 32/64, тактовая частота 100 МГц, производи- тельность 2,4 Гфлопс. П ОСТРОЕНИЕ МНОГОПРОЦЕССОРНОЙ АНАЛОГОВОЙ И ЦИФРОВОЙ ВЕКТОРНО - МАТРИЧНОЙ ВЫЧИСЛИТЕЛЬНОЙ АРХИТЕКТУРЫ Концепция построения много- процессорной аналоговой и цифро- вой векторно-матричной вычисли- тельной архитектуры с наращивае- мой 3D-платформой вычислительных ядер основана на элементной базе 3D М ФЭФ М и строится на правах внешнего вычислительного устрой- ства – быстродействующего акселера- тора с управляющим микропроцессо- ром TMS320C6455. Базовойконструкцией3D-матричной фотон-электрон-фотонной модульной процессорной системы – 3DМФЭФМ ПС – является многослойная керами- ческая плата с двумя функциональны- ми 3D М ФЭ СБИС Si и двумя 3D М ФЭ СБИС VCSEL и многоканальным элек- трическим разъёмом (см. рис. 80). Концепция построения 3D-матричной фотон-электрон- фотонной процессорной системы (аналоговой) – 3D М ФЭФ ПСА Далее описывается принцип по- строения 3D М ФЭФ ПСА с однотакт- ной операцией умножения вектора на матрицу на базе 3D М ФЭФ М АЦ с разрядностью АЦП 28 и многоканаль- ным призменным мультиплексором. В оптических операционных схемах, разработанных на базе 3D М ФЭФ М, применяется принцип многоканаль- ной оптической коммутации на двух уровнях: 1. Внутренний – в кристалле 3D М ФЭ СБИС Si применяется электронная коммутация выходных оптических сигналов матрицы пикселей. 2. Внешний – с помощью оптическо- го призменного мультиплексора осуществляется или прямая транс- ляция слайса матрицы оптических сигналовнаприёмную3DМФЭФMSi или коммутация слайса матрицы оптических сигналов с зеркальным отображением каналов слайса ма- трицы на другую приёмную 3D М ФЭФ М Si. 3DМФЭФПСА строится на базе 3DМ ФЭФ М АЦ с двумя 3D М ФЭ СБИС А/Ц и двумя 3D МФЭ СБИС А/Ц. Вычисления вектор-матричных произведений на 3D М ФЭФ М ПСА Аналоговые векторно-матричные потоковые вычислители – 3DМФЭФМ ПСА – строятся на базе 3DМФЭФМ АЦ, призменного мультиплексора и управ- ляющего процессора ТМS320С6455. Структурная схема 3D М ФЭФ М АЦ приведена на рисунке 81. На рисунке 82 представлена струк- турная схема 3D М ФЭФ ПСА-1 для выполнения однотактного умноже- ния 16-элементного входного векто- ра на матрицу размерностью 8 × 16 эле- ментов с выводом результата 16-эле- ментного вектора. 3DМФЭФПСА-1 реализована с помо- щью трёх 3D М ФЭФ М АЦ с разрядно- стью АЦП 2 8 и многоканального при- зменного делителя. Алгоритм вычислений . В 3D М ФЭФ М АЦ-1 значения данных вектора рас- полагаются в выходной регистровой памяти матрицы горизонтально с заполнением всех строк выходного слайса матрицы и передаются через оптический многоканальный при- зменный делитель на входную приём- ную матрицу 3D М ФЭФ М АЦ-3. Ины- Рис. 80. Многослойная керамическая плата с двумя функциональными 3D М ФЭ СБИС Si и двумя 3D М ФЭ СБИС VCSEL и многоканальным электрическим разъёмом