СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №9/2016

СОВРЕМЕННЫЕ ТЕХНОЛОГИИ 23 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 9 2016 Функциональное тестирование микросхем ОЗУ На сегодняшний день невозможно представить себе разработку любого цифрового устройства, предназначенного для сбора, обработки и передачи информации, без использования микросхем оперативной памяти. О тестировании микросхем ОЗУ и пойдёт речь. Александр Лановой (г. Реутов, Московская область) Многие современные цифровые микросхемы (ИС) большой степени интеграции, такие как МК и некоторые видыПЛИС имеют оперативную память данных, которой зачастую не хватает для записи больших объёмов инфор- мации. В современном мире микро- электроники широкое распростране- ние получили динамические и стати- ческие оперативные запоминающие устройства (ОЗУ). В динамических ОЗУ система хране- ния данных организована через заряды ёмкостей МОП-структур, которые необ- ходимо с определённой периодично- стью подзаряжать (регенерировать) для исключения саморазряда, ведуще- го к потере записанной информации. Архитектура построения статиче- ских ОЗУ основана на триггерах, кото- рые сохраняют своё состояние при поданном на ИС питании. Современ- ные наработки в технологии производ- ства микросхем ОЗУ позволяют повы- шать степень интеграции, но и приво- дят к появлению большего количества дефектов. Поэтому на сегодняшний день остаётся актуальной задача тести- рования ИС ОЗУ как на этапе входно- го контроля на предприятиях, произ- водящих устройства микроэлектрони- ки, так и в компаниях, занимающихся поставками комплектующих. Любая ИС ОЗУ содержит шину управ- ления, шину адреса и шину данных. Очевидно, что для функционального тестирования необходимо задавать воздействия на ИС с учётом требова- ния выявления дефектов. Самым очевидным способом про- верки работоспособности ОЗУ явля- ется проверка режимов управления, записи и чтения данных. Т.е. функцио- нальный контроль сводится к записи данных в память и чтение данных из памяти с последующим сравнением считанной и записанной информации. Очень важной особенностью данной операции является выбор – какой код записывать и считывать для выявления неисправностей. Как показывает практика, скрытые дефекты ИС ОЗУ чаще всего бывают двух типов – сбой в ячейке по опреде- лённому адресу или адресам (в ячей- ке памяти хранится ошибочное зна- чение, отличающееся от записывае- мого) и, так называемое, «залипание» бита памяти (когда значение опреде- лённого бита по данному адресу невоз- можно изменить). Одним из вариантов для проверки является комбинированный подход по тестированию, заключающийся в применении комплекса записывае- мых кодов, которые включают в себя «шахматные» и «переменные» коды. Для задания внешних воздействий на ИС памяти используется внешний МК или ПЛИС, порты ввода/вывода кото- рых генерируют сигналышины управ- ления, шины адреса и шины данных необходимой размерности. На первоначальном этапе в ИС памя- ти последовательно записывается «шах- матный» код 55 16 , далее производится считывание данных из ОЗУ с после- дующим сравнением с записанными значениями. Если сравнение прохо- дит успешно (все считанные значе- ния соответствуют записанным), то в ИС записывается инверсный «шахмат- ный» код АА 16 и считывание с последу- ющим сравнением. Данный комплекс операций проводится несколько раз с инвертированием кода после каждо- го «прохода». Далее тестирование проводится «переменным» кодом. В идеальном варианте в ячейки с соседними адре- сами записываются прямо противо- положные псевдослучайные данные, однако это значительно увеличивает время тестирования, т.к. для получе- ния наиболее полного тестирования необходимо достаточно большое чис- ло циклов с изменением данных после каждого цикла. Но если применять «переменные» коды в сочетании с «шахматными» кодами, то вполне достаточно огра- ничиться записью по каждому адресу значения, отличающегося от значения предыдущего адреса и последующего. В самом простом случае в ячей- ку памяти записывается её адрес, что позволяет при наличии дефекта лег- ко определить, на каком адресе про- изошёл сбой. После заполнения всех ячеек памяти следуют операции чте- ния и сравнения с записанными дан- ными. В случае успешного завершения операции сравнения, можно произве- сти цикл ещё раз с записью в ячейку инверсного значения адреса с после- дующим чтением и проверкой. Вышеописанный комплекс функ- ционального тестирования позволя- ет выявить дефекты ИС памяти с боль- шой достоверностью. Перечисленные алгоритмы «шахматных» и «перемен- ных» кодов позволяют не только выя- вить наличие дефектных ячеек или отдельных битов, но и определить их адреса. Однако следует учитывать: ког- да задающим (управляющим ИС памя- ти) устройством является МК, есть огра- ничение по быстродействию тестиро- вания. В случае высокоскоростных ОЗУ следует применять ПЛИС для достиже- ния большей скорости обмена данны- ми и тестирования ИС на максималь- но возможных частотах. ЛИТЕРАТУРА 1. http://radioautomatic.ru.