СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №8/2014

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 69 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 8 2014 и инициализирующие значения битов регистра. Конструкция @(timer(0)) полностью аналогична конструкции @(initial_ step), рассмотренной в разделе «Детек- торы пересечения порога», и исполь- зуется для инициализации внутренних переменных Verilog-A модуля. Внутри аналогового блока происхо- дит присваивание значения sh_reg [3] напряжению на выходе модуля. При этом для сглаживания дискретных зна- чений переменной Result (вычисляет- ся только по положительному перепа- ду тактового сигнала) применяется опе- ратор Transition. Оператор Transition (операнд, <d>,<tr>,<tf>), называемый также «аналоговый фильтр» , произво- дит преобразование кусочно-постоян- ного сигнала, указанного в операнде, в сигнал с переходным процессом меж- ду постоянными уровнями. Задержка начала переходного процесса опреде- ляется параметром <d>, время нараста- ния – <tr>, время спада – <tf>. Если ука- зано только время нарастания, то время спада будет считаться равным времени нарастания (см. рис. 7). Так как для переходного процесса необходимо некоторое время, возмож- на ситуация, когда новый переходный процесс начинается ещё до завершения предыдущего. В этом случае оператор прерывает предыдущий переходный процесс и начинает обработку следу- ющего, но без ущерба непрерывности выходного сигнала (см. рис. 8). Для DC-анализа, то есть анализа по постоянному току, выход опера- тора равен значению операнда. Для AC-анализа (малосигнального анали- за) сигнал, прошедший через данный оператор, не изменяется. Кроме аналогового фильтра Tran- sition, язык Verilog-A предоставляет ещё один оператор для сглаживания выбросов во входном сигнале – опера- тор Slew (операнд, <mPS>, <mNS>). Этот оператор пропускает входной сигнал без изменений, но при этом ограни- чивает максимальный наклон выход- ного сигнала (см. рис. 9). Максималь- ные положительный и отрицательный наклоны задаются аргументами mPS и mNS соответственно. Для DC-анализа выход оператора равен значению опе- ранда. Для AC-анализа (малосигнально- го анализа) оператор Slew будет пред- ставлять собой нулевое усиление, если рабочая точка находилась на участке сигнала, где сработало ограничение по максимальному наклону. В противном случае усиление будет единичное. Кроме того, если необходимо только задержать входной сигнал, можно при- менить операторAbsdelay (операнд, <d>, <maxD>), который возвращает сигнал равный сигналу, указанному как операнд оператора, сдвинутыйпо временина <d>. Значение <d> должно быть положитель- ным. Если заданамаксимальная задерж- ка <maxD>, то задержка <d>может изме- няться. При этом она не должна превы- шать значения <maxD>. ДляDC-анализа выход оператора равен значению опе- ранда. Для AC-анализа передаточная функция оператора absdelay равна e j2  fT , где T – значение <d>, а f – частота ана- лиза, что отличает данный оператор от оператора Transition. Выходной сигнал модуля для иници- ализирующего значения сдвигового регистра 1111 показан на рисунке 10. В данном модуле дважды используют- ся аналоговые события по таймеру: сна- чала для инициализации начального значения сдвигового регистра, а затем для периодического сдвига значения на регистре. Рис. 10. Выходной сигнал генератора псевдослучайных чисел в среде Cadence Virtuoso Москва Екатеринбург Санкт-Петербург Новосибирск Киев Минск (495) 665-1001 (343) 272-0020 (812) 324-0902 (383) 211-9087 (+38 044) 520-0478 (+375 17) 220-7692 info@rtcs.ru eburg@rainbow.ur.ru spb@rtcs.ru nsk@rtcs.ru chip@rainbow.com.ua chip@rainbow.by © СТА-ПРЕСС