Современная электроника №4/2023

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 20 СОВРЕМЕННАЯ ЭЛЕКТРОНИКА • № 4 / 2023 WWW.SOEL.RU Таблица 22. ПЛИС GOWIN серии GW5A Устройство GW5A-25 GW5A-138 Количество ячеек LUT4 23 040 138 240 Количество регистров 23 040 138 240 Теневая память SSRAM, Кбит 180 1080 Блочная память BSRAM, Кбит 1008 6120 Количество блоков BSRAM 56 340 Количество DSP 28 298 Количество PLL 6 12 Количество глобальных входов синхросигнала 32 32 Количество HCLK 16 24 Поддержка PCle 2.0 – – Скорость обмена через LVDS, Гбит / с 1,25 1,25 Скорость обмена с DDR3, Мбит / с 1066 1333 Аппаратное ядро MIPI DPHY 2,5G 4 полосы данных 1 полоса синхросигнала 2,5G 8 полос данных 2 полосы синхросигнала Количество модулей АЦП 1 2 Количество банков линий I/O 9 6 Максимальное количество линий I/O 236 376 Напряжение питания ядра , В 0,9/1,0 0,9/1,0 Таблица 21. Типичные значения параметров PLL ПЛИС GOWIN серии GW2A семейства Arora Имя параметра Описание параметра Исполнение ПЛИС -9/-8/-7 Исполнение ПЛИС -6 Единица измерения Мин . значение Макс . значение Мин . значение Макс . значение CLKIN Входная частота PLL 3 500 3 400 МГц CLKOUT Выходная частота PLL 3,90625 625 3,125 500 МГц ● поддержка функции коррекции оши - бок . Все линии ввода - вывода обще - го назначения (GPIO) внутри ПЛИС серии GW2A семейства Arora жёст - ко относятся к банку ввода - вывода I/O с одним из внутренних опорных напряжений : +3,3 В , +2,5 В , +1,8 В , +1,5 В , +1,2 В . Таким образом , воз - можно подключение к ПЛИС различ - ных внешних устройств с рабочими логическими уровнями , поддержи - ваемыми соответствующим банком GPIO ПЛИС . В качестве максималь - ного тока нагрузки для выхода GPIO ПЛИС может быть задано одно из значений : 4 мА , 8 мА , 16 мА , 24  мА . Линии GPIO ПЛИС поддерживают следующие стандарты ввода - выво - да : LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I, II, SSTL15HSTL18 I, II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, BLVDSE, MLVDSE, LVPECLE, RSDSE. Для каждой линии GPIO в ПЛИС могут быть включены внутренние резисторы подтяжки к питанию , к общему проводу и режим открытого коллектора . Помимо входов синхросигна - ла PCLK, используемых в ПЛИС семейства Arora в качестве источ - ников глобального синхросигнала (GCLK), в ПЛИС также имеются вхо - ды высокоскоростного синхросигна - ла HCLK с меньшими по сравнению с PCLK внутренними задержками распространения , предназначен - ные для синхронизации критичных к задержкам узлов и интерфейсов ПЛИС . Типичные значения внутренних задержек ПЛИС GOWIN серии GW2A приведены в табл . 18 [4]. Типичные значения задержек BSRAM ПЛИС GOWIN серии GW2A приведены в табл . 19 [4]. Типичные значения задержек син - хросигналов и сигналов в линиях I/O ПЛИС GOWIN серии GW2A приведе - ны в табл . 20 [4]. Типичные значения параметров PLL ПЛИС GOWIN серии GW2A приведе - ны в табл . 21 [4]. Как можно видеть из вышеприве - денной информации , ПЛИС семей - ства Arora по своим ресурсам подходят для разработки приложений средней сложности . 3. Семейство ПЛИС Arora V Семейство продуктов GOWIN Arora V предлагает энергонезависимые ПЛИС типа FPGA с логической матри - цей на основе SRAM, с большим коли - чеством логических ресурсов ( до 138K ячеек LUT4), с большим количеством пользовательских линий I/O ( от 236 до 376), несколькими поддерживаемыми высокоскоростными интерфейсами , реализованными в виде аппаратных IP- ядер (MIPI CSI-2, MIPI DSI, LVDS, HDMI, USB 2.0, PCI, Ethernet, DDR3,