Современная электроника №1/2023

СОВРЕМЕННЫЕ ТЕХНОЛОГИИ 32 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА • № 1 / 2023 ● напряжение питания от 2,5 В , 3,3 В , 5 В ; ● потребляемая мощность – около 1,0 Вт ; ● условия эксплуатации : –40...+80 ° C. RISC- ядро : ● пятиступенчатый 32- разрядный кон - вейер ; ● 32- и 64- бит команды ( обычно выпол - няется две операции в одной коман - де ); ● 2 Мбит внутреннее ОЗУ ; ● доступ к внутренней памяти соседей ; ● два адресных генератора , адресное пространство – 16 ГБ ; ● два 64- разрядных программируемых интерфейса с SDRAM/SRAM/DRAM/ Flash ROM разделяемой памятью ; ● 4 одновременных доступа к внутрен - ней памяти ; широковещательный ре - жим доступа к внешней памяти ; ● 64k Boot ROM; формат данных – 32- разрядные целые ; 4 канала DMA; ● два коммуникационных порта вво - да / вывода , аппаратно - совместимых с портами TMS320C4x; ● JTAG- совместимый отладочный ин - терфейс ; ● система управления потребляемой мощностью . VECTOR- сопроцессор : ● от 1 до 64- разрядная длина вектор - ных операндов и результатов ; ● формат данных – целые числа , упако - ванные в 64- разрядные блоки , в фор - ме слов переменной длины от 1 до 64 разрядов каждое ; ● поддержка векторно - матричных и матрично - матричных операций ; 16 тактов на перезагрузку матрицы коэффициентов ; ● свопирование рабочей и теневой ма - триц ; два типа функций насыщения на кристалле . Производительность Скалярные операции : ● 133 MIPS; ● 399 MOPS для 32- разрядных данных ; Векторные операции : ● от 133 до более чем 38 000 MMAC ( миллионов умножений с накопле - нием в секунду ); ● I/O и интерфейсы с памятью : − пропускная способность двух 64- разрядных интерфейсов с па - мятью 2128 Мбайт / с ; − I/O коммуникационные порты – до 20 Мбайт / с каждый . Систолические нейропроцессоры Этот класс вычислительных систем создавался с ориентацией на приме - нение в области нейросетей . Основная идея построения систолических про - цессоров состоит в использовании спе - циальных обрабатывающих элементов , простых по своим функциям и структу - ре . Эти элементы образуют процессор - ную матрицу , через которую идёт поток данных , изменяемых каждым элемен - том . При этом может быть достигну - та высокая степень параллельности обработки данных , если отработав - ший элемент сразу же считывает сле - дующую порцию данных для обра - ботки . Сеть работает циклически , и в каждом последующем цикле каждый обрабатывающий элемент считывает и обрабатывает новую порцию данных , независимо от работы остальных обра - батывающих элементов . За счёт этого достигается высокая степень распа - раллеливания процессов обработки информации и в результате высокая скорость работы всей сети в целом . При этом в нейропроцессорах использует - ся ограниченный набор вычислений – преимущественно свёртка и перемно - жение матриц , что открывает большой простор для оптимизаций . Базовые принципы построения систолических архитектур : ● систола представляет собой сеть связанных вычислительных ячеек , обычно простых ; ● каждая ячейка содержит в себе бу - ферный входной регистр , защёлки - вающий данные , и вычислитель , оперирующий с содержимым этого регистра . Выход вычислителя может подаваться на входы других ячеек ; ● операции в систоле производятся по типу конвейерной обработки ; ● вычисления в систоле регулируют - ся с помощью общего тактового сиг - нала ; ● результатом правильного построе - ния систолы должна быть простая регулярная разводка с простой топо - логией связей . Систолический процессор SAND Чип SAND (Simple Applicable Neural Device) разработан для применения в промышленных и исследователь - Рис . 4. Конструктивная реализация NeuroMatrixR NM6404 Рис . 5. Структура систолического процессора SAND Рис . 6. Структура чипа SAND Вектор входной деятельности 1 1 2 n n ... ... весовая матрица процессорный модуль MULT ADD линейный вектор 1 линейный вектор 2 линейный вектор m Таблица поиска f (x) Вектор выходной деятельности MULT ADD MULT ADD 1 2 m ... веса виды деятельности Постобработка поиска минимума - максимума