Современная электроника №1/2022

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 58 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 1 2022 Delta Design Simtera. Новости первой российской САПР проектирования, моделирования, а также синтеза RTL для конфигурирования ПЛИС Рис. 1. Маршрут разработки проекта ПЛИС Сегодня отечественный рынок ПЛИС может предложить аналоги западных микросхем и даже наметилась тенденция по созданию своих продуктов, касательно систем разработки – всё намного сложнее. Российским разработчикам ПЛИС приходится использовать либо системы проектирования западных вендоров, либо системы с открытым исходным кодом. Такая ситуация сохранялась довольно долго, пока компания ЭРЕМЕКС не выпустила программный пакет проектирования конфигурации ПЛИС Delta Design Simtera. В статье рассмотрим последние изменения за год, которые должны появиться в ближайшем релизе продукта. Никита Малышев, Алексей Ерёмин, Артем Варганов, Сергей Ярцев Введение На сегодняшний день разработка проектов для конфигурации ПЛИС (программируемых логических инте- гральных схем) является достаточно востребованной тематикой. За счёт ско- рости работы, возможности многократ- ной реконфигурации и простоты раз- работки ПЛИС находят применение в различных сферах – в телекоммуни- кации, космонавтике, а также в других устройствах военного и гражданского применения. Важнейшее значение при разработ- ке интегральных схем занимает про- цесс высокоуровневого описания схе- мы на языках разработки аппаратуры (HDL), логическая верификация проек- та и «кремниевая компиляция» (синтез). К сожалению, ввиду отставания отече- ственной микроэлектроники от запад- ной наметился значительный разрыв и в области систем автоматизирован- ного проектирования. В современных реалиях довольно сложно спроектиро- вать конфигурацию логической схемы, состоящей из десятков и сотен милли- онов логических элементов в ручном режиме. А в приемлемо короткий про- межуток времени – нереально. Маршрут проектирования. Разработка высокоуровневого описания Маршрут проектирования конфигу- рации программируемых логических интегральных схем всем знаком. Он представляет из себя итерационный процес и его схему можно предста- вить следующим образом – см. рис. 1. В статье разберём шаги высокоуров- невого описания, логической верифи- кации, синтеза схем, реализованных в Delta Design Simtera. Начнём с первого этапа – разработ- ки высокоуровневого описания. Вести разработку можно в схемотехниче- ском, а также в текстовом виде. При работе с последним довольно важ- ным является процесс взаимодействия системы и разработчика. Современный разработчик привык к интерактивным системам, дающим информацию по ошибкам, «узким местам» разрабаты- ваемого кода, а также показывает их и даёт рекомендации. Тем самым процесс создания HDL-кода становится быстрее и, как правило, лишён грубых ошибок. В системе Delta Design Simtera реализо- ванонесколькоинструментов в помощь программистам ПЛИС – это визуаль- ные и интерактивные инструменты. К визуальным можно отнести редак- тор настройки подсветки синтакси- са, отвечающий за настройку цвета, шрифта, размера и других параме- тров ключевых слов для HDL-языков, использующихся в проекте. Присут- ствует в системе и настройка цвето- вых схем редакторов. К интерактивным инструментам относятся автоподсказ- ки, автодополнения кода, система рас- познавания лексических, синтаксиче- ских и смысловых (семантических) ошибок кода. Технология умного ведения кода про- екта предлагает варианты при написа- нии кода, уменьшает время написания кода и возможность совершения син- таксических ошибок (рис. 2). В зави- симости от контекста система предла- гает варианты дальнейшего описания по стандартам на языки IEEE 1800-2005 (SystemVerilog), 1364-2005 (Verilog), IEEE 1076-2008 (VHDL) (рис. 3). Моделирование и верификация HDL Верификация и моделирование являются одними из этапов проекти- рования конфигурации ПЛИС. Моде- лирование осуществляется на основе скомпилированного HDL-проекта и только в том случае, если он не содер- жит ошибок. Моделирование происхо- дит при нажатии на кнопку «Собрать проект и запустить симуляцию», пока- занную на рис. 4. В панель «Журналы» выводится информация об этапах и шагах моделирования, а также выво- дится отладочная информация разра- ботчика ПЛИС (рис. 5).