СОВРЕМЕННАЯ ЭЛЕКТРОНИКА 7/2016

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 76 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 7 2016 Инструменты проектирования быстродействующих печатных плат на примере САПР Altium Designer Часть 2 Статья продолжает описание инструментов САПР Altium Designer 16.0 для решения задачи синхронизации сигналов при проектировании топологии печатных плат. Описывается xSignal-мастер, используемый для формирования групп xSignals. Также даётся представление о расчёте длины маршрута сигнала и расчёте суммарной длины трассы маршрута сигнала в САПР Altium Designer 16. Александр Фень (Москва) X S IGNAL - МАСТЕР Для формирования групп xSignals целесообразнее применять xSignal Wizard (xSignals-мастер, далее Мастер). Он доступен по командам меню Design > xSignals > Run xSignals Wizard и в пошаговом режиме позволяет опре- делить группы сигналов, объединить их в классы и назначить правила про- ектирования. В Altium Designer 16.0 в xSignals Wizard доступны два режима: 1. Custom Multi-Component Intercon- nect – определяемое пользователем множество компонентов для форми- рования xSignals. Применение это- го режима описано на сайте разра- ботчика [1]. 2. On-Board DDR3/DDR4 – формиро- вание xSignals для интерфейса памя- ти DDR3/DDR4. Этот режим был введён одним из первых в допол- нение к Custom Multi-Component Interconnect, так как интерфейс явля- ется наиболее трудоёмким с точки зрения разнообразия xSignals. Рассмотрим формирование xSignals для DDR3/DDR4. После запуска Мастера на первом шаге выбираем режим рабо- ты On-Board DDR3/DDR4 (см. рис. 7) для создания маршрутов xSignals для интерфейсов памяти DDR3/DDR4. В этом режиме Мастер автоматиче- ски создаёт маршруты xSignals, классы маршрутов xSignals (xSignals Classes), правила для группы соответствую- щих по длине цепей (Matched Length Groups), правила для группы соответ- ствующих по длине дифференциаль- ных пар (Diff Pair Matched Lengths). Также он устанавливает тип топологии Fly-By (предполагается, что при трасси- ровке будет использоваться эта топо- логия) для интерфейсов DDR3/DDR4, присутствующих на плате. В диалоговом окне содержатся настройки разрядности шины дан- ных для каждой из линий. Также содер- жатся настройки допусков для правила соответствия длин цепей (Matched Net Length), создаваемых для: ● адресных / командных / управляю- щих цепей; ● шин данных; ● тактовых линий. В следующем диалоговом окнеМастер идентифицирует все возможные ком- поненты-источники (Source) и компо- ненты-приёмники (Target) сигнала (см. рис. 8), исходя из префиксов указателя и количества выводов. Здесь требуется: ● Выбрать префикс Контроллера (Controller) и Модуля памяти (Me- mory Devices). Для фильтрации ком- понентов необходимо указать мини- мальное количество выводов (Min Pin Count) как для источника (Source Component), так и для приёмников (Target Components). ● Выбрать один компонент-источник. ● Выбрать один или несколько компо- нентов-приёмников. Теперь можно перейти к идентифи- кации всех цепей, входящих в адрес- ную шину (см. рис. 9). Последователь- ность действий следующая: Рис. 7. Начальное окно xSignal Wizard Рис. 8. Идентификация всех возможных исходных и конечных компонентов в xSignal Wizard