СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №9/2015

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 37 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 9 2015 са и обнуляется при пробуждении из режима ожидания. Биты 31…9 данного регистра зарезер- вированы и всегда читаются как нуле- вые данные. Бит 8 DBP позволяет отключить защиту от записи блока BKP. После сброса микроконтроллера регистры блока RTC и BKP защищены от досту- па на запись. Чтобы разрешить запись в эти регистры нужно установить этот бит в единичное состояние. Если для тактирования блока RTC используется сигнал от HSE, поделённый на 128, то бит DBP всегда должен быть установ- лен в единичное состояние. Биты 7…5 PLS[2:0] служат для выбора уровня порога срабатывания цепи PVD (Power Voltage Detector). Они устанав- ливаются программно и могут прини- мать следующие значения, соответству- ющие пороговому напряжению: ● 000 – 2,2 В; ● 001 – 2,3 В; ● 010 – 2,4 В; ● 011 – 2,5 В; ● 100 – 2,6 В; ● 101 – 2,7 В; ● 110 – 2,8 В; ● 111 – 2,9 В. Бит 4 PVDE отключает и включает цепь PVD. При нулевом состоянии бита цепь PVD отключается, а при единич- ном – включается. Бит 3 CSBF служит для очистки фла- га SBF нахождения микроконтролле- ра в режиме ожидания. Этот бит всег- да читается как нулевой. При запи- си в него единицы – очищается флаг SBF-регистра состояния PWR_CSR. Бит 2 CWUF позволяет очистить флаг пробуждения WUF микрокон- троллера. Данный бит всегда читает- ся как нулевой. При записи в него еди- ницы – очищается флаг WUF регистра состояния PWR_CSR через два такто- вых цикла. Бит 1 PDDS определяет режим микроконтроллера для глубокого сна. Данный бит устанавливается и очи- щается программно. Он работает совместно с нулевым битом LPDS реги- стра PWR_CR. Нулевое значение это- го бита переключает микроконтроллер Карта регистров блока управления питанием Сдвиг Регистр 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 × 000 PWR_CR Резерв DBP PLS[2:0] PVDE CSBF CWUF PDDS LPDS Reset Value 0 0 0 0 0 0 0 0 0 0 × 004 PWR_CSR Резерв EWUP Резерв PVDO SBF WUF Reset Value 0 0 0 0