СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №3/2015

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 30 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 3 2015 Аппаратное ядро DDR3 ПЛИС Achronix и его применение В статье рассмотрено устройство и конфигурирование аппаратного ядра контроллера динамической памяти ПЛИС Achronix. Владимир Викулин (Санкт-Петербург) Продолжая рассказ о ПЛИС Achronix, невозможно обойти вниманием аппа- ратное ядро контроллера динами- ческой памяти. В ПЛИС Speedster22i HD 1000 имеется шесть таких ядер, что позволяет адресовать суммарно более 412 Гбайт данных. В данной статье рас- сматриваются устройство аппаратного ядра и принципы работы с ним. Ядро позволяет работать с памятью типа DDR, DDR-2 и DDR-3 различной организации. На рисунке 1 показана типовая схема подключения из руко- водства [1]. Блок, обозначенный как «DDR Control macro», является встроенным аппаратным ядром, а блок UserLogic реализуется на логических элемен- тах ПЛИС. Задачей разработчика явля- ется конфигурирование аппаратного ядра и написание интерфейса поль- зователя. Поскольку модули памяти имеют разную организацию, для правильно- го конфигурирования ядра необходи- мо иметь представление о структуре динамической памяти. Современная динамическая память, как правило, объединяется в более крупные едини- цы – модули (SIMM, DIMM, SO-DIMM), которые используются в готовых изделиях как единое целое. Структура отдельной микросхемы динамической памяти приведена на рисунке 2. Микросхемы памяти объединяют- ся в линейки, имеющие общую адре- сацию. Таких линеек на модуле может быть несколько (как правило – две). Для адресации этих линеек использу- ются дополнительные сигналы RANK. Для модулей памяти DIMM (SO-DIMM) ширина данных может составлять 64 или 72 бита. В последнем случае дополнительные биты используют- ся как контрольные для обнаружения ошибок передачи данных. Входящая в обозначение типа памя- ти цифра, например «3» для DDR-3, характеризует количество передава- емых за одну транзакцию слов дан- ных. Такая порция данных называется бёрст (от англ. burst – всплеск, взрыв, вспышка). Эта цифра, в данном слу- чае «3», представляет собой степень, в которую надо возвести двойку, что- бы определить длину бёрста. Таким образом, динамическая память типа DDR-3 обменивается с контролле- ром блоками (бёрстами) размером 2 3 = 8 слов. Понятно, что такой способ повышает скорость передачи данных, но при этом увеличивается задержка доступа к отдельному слову данных (латентность). На рисунке 3 приведены временны ′ е диаграммы процесса записи в DDR-3 память со стороны контроллера памяти ПЛИС. На этих диаграммах видна ещё одна особенность памяти DDR: данные передаются по обоим фронтам такто- вого сигнала, что вдвое повышает ско- рость обмена. Исходя из параметров адреса- ции памяти, был определён макси- мальный объём адресуемой дина- мической памяти. Оказалось, что один контроллер может адресовать 2 33 слов данных шириной 64 бита (8 байт), а всего 2 36 байт, что составля- ет 68 719 476 736 байт данных. Всего же 6 контроллеров позволяют работать с объёмом памяти 412 316 860 416 байт, что составляет более 412 Гбайт! Рис. 1. Типовая схема подключения аппаратного ядра контроллера динамической памяти