СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №2/2015

ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 63 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 2 2015 са передачи данных (HDL-кода) меж- ду этапами математического описания проекта и от одной модели к другой. Для перехода от математической модели к аппаратной реализации алгоритма функционирования про- ектируемой системы можно исполь- зовать программы Simulink HDL Coder от MathWorks из пакета MATLAB, Altera DSP Builder или Xilinx SystemGenerator. MATLAB/Simulink является основной средой для моделирования и разра- ботки систем ЦОС. Она позволяет осу- ществлять иерархическое моделирова- ние большого, расширяемого набора блоков системы и снабжена откры- тым интерфейсом разработчика (API). В пакете MATLAB/Simulink для описания устройств могут использоваться встро- енные языки М, С или параметризиру- емые модули из библиотеки Simulink. При переводе математической моде- ли проектируемой системы в тексто- вое описание используется язык HDL. Применение продуктов MathWorks для генерации встраиваемого кода позволяет: ● генерировать C/C++ код; ● интегрировать полученный код с кодом, написанным вручную; ● профилировать и осуществлять вери- фикацию встраиваемого проекта на ПЛИС. Также имеется возможность транс- лировать функционал модели системы ЦОС в представление Verilog и VHDL- код для ПЛИС. Используя пакеты Altera DSP Builder или Xilinx SystemGenerator необходимо заменить стандартные блоки пакета Simulink на аналогичные из состава пакетов аппаратной разра- ботки ПЛИС. В результате проектиру- емое устройство реализуется на целе- вой СБИС и выполняется совместное моделирование (алгоритм реализован на СБИС, а входные и выходные дан- ные передаются, получаются и анали- зируются с помощьюПК в рамках паке- та MATLAB/Simulink). Для проведения тестирования используется стандарт- ный подход, реализованный в пакетах DSP Builder и System Generator – HIL. Полученные результаты должны совпа- дать с результатами, полученными при программном моделировании системы. К преимуществам данной методики следует отнести автоматизацию про- цесса перехода от математической модели проектируемого устройства к его аппаратной реализации на осно- ве генерации встраиваемого кода, что позволяет повысить производитель- ность труда проектировщика и улуч- шить качество разработки. Чтобы реализовать разработан- ные в MATLAB/Simulink алгоритмы на ПЛИС Altera, для создания, моделиро- вания и верификации алгоритма в сре- де Simulink следует использовать DSP Builder от Altera. В библиотеке преду- смотрены блоки для оценки выполне- ния алгоритма на устройствах Altera, генерации оптимизированного по вре- мени кода HDL и верификации аппа- ратной реализации с применением эта- лонных моделей Simulink. Блоки из библиотеки DSP Builder предоставляют возможность создать аппаратную реализацию моделируе- мой в Simulink системы. Для проверки соответствия математической модели созданного HDL-описания проектиру- емого устройства используется пакет Quartus II, а также специализирован- ные платы с целевой ПЛИС и набором необходимых периферийных компо- нентов. Чтобы оценить реализацию алгоритма на ПЛИС в среде Simulink- Avalon следует использовать набор блоков Altera, выполненных с точно- стью до бита и такта, где реализованы арифметические и логические функ- ции, интерфейсы памяти и схем рас- пределения памяти и потоков. В проект может быть внедрён код HDL и модели из Altera MegaCore IP. Оптимизация разработанной систе- мы цифровой обработки сигналов под ПЛИС – длительный процесс, требую- щий применения технологических приёмов работы с кодом HDL. Набор блоков DSP Builder позволяет реа- лизовывать оптимизированные под ПЛИС проекты за считанные минуты, не обращаясь непосредственно к коду HDL. Разработчик определяет огра- ничения высокого уровня, например, частоту синхронизации и число кана- лов модели Simulink. Далее при помо- щи DSP Builder генерируется RTL-схема с конвейерной организацией для опти- мизации и использования выбранной ПЛИС. Расширенный набор блоков использует временное мультиплекси- рование для оптимизации используе- мой логики и позволяет автоматически внедрять конвейеры и регистры для учёта заданных ограничений. В резуль- тате полученный код для ПЛИС будет иметь характеристики, схожие с опти- мизированным вручную кодом HDL. Рекомендуемые этапы разработки включают синтез кода, компиляцию в рамках проекта Quartus II, модели- ОФИЦИАЛЬНЫЙ ДИСТРИБЬЮТОР ПРОДУКЦИИ CRANE ELECTRONICS Interpoint TM Products Реклама