СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №2/2015

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 21 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 2 2015 маску, которая используется для форми- рования сигналашума с помощьюреги- стра сдвига и логических вентилей. Если формируется треугольный сигнал, тог- да в этих разрядах задаётся амплитуда выходного сигнала. О ПИСАНИЕ РЕГИСТРОВ ЦАП Блок ЦАП включает в свой состав 14 регистров для двух каналов. Карта размещения регистров ЦАП в простран- стве памяти представлена в таблице 1. Рассмотрим подробнее назначение всех разрядов этих регистров. Регистр управления DAC_CR имеет нулевое смещение адреса и обнуляется после сброса микроконтроллера. Этот регистр состоит из двух частей: разря- ды 0…15 управляют работой канала 1, а разряды 16…31 управляют работой канала 2. Они устанавливаются и очи- щаются программно. Биты 31…30 зарезервированы. Бит 29 с именем DMAUDRIE2 разре- шает прерывания в канале 2 при отста- вании запроса DMA. Состояние 0 этого бита запрещает прерывание, а состоя- ние 1 – разрешает. Бит 28 DMAEN2 разрешает запрос DMA в канале 2. Биты 27…24 MAMP2[3:0] служат для выбора маски в режиме генерации шума или амплитуды в режиме гене- рации треугольных импульсов в кана- ле 2. Они могут принимать следующие значения: ● 0000 – не маскирован бит 0 LFSR или амплитуда треугольных импульсов равна 1; ● 0001 – не маскированы биты [1:0] LFSR или амплитуда треугольных импульсов равна 3; ● 0010 – не маскированы биты [2:0] LFSR или амплитуда треугольных импульсов равна 7; ● 0011 – не маскированы биты [3:0] LFSR или амплитуда треугольных импульсов равна 15; ● 0100 – не маскированы биты [4:0] LFSR или амплитуда треугольных импульсов равна 31; ● 0101 – не маскированы биты [5:0] LFSR или амплитуда треугольных импульсов равна 63; ● 0110 – не маскированы биты [6:0] LFSR или амплитуда треугольных импульсов равна 127; ● 0111 – не маскированы биты [7:0] LFSR или амплитуда треугольных импульсов равна 255; ● 1000 – не маскированы биты [8:0] LFSR или амплитуда треугольных импульсов равна 511; ● 1001 – не маскированы биты [9:0] LFSR или амплитуда треугольных импульсов равна 1023; ● 1010 – не маскированы биты [10:0] LFSR или амплитуда треугольных импульсов равна 2047; ● 1011 – не маскированы биты [11:0] LFSR или амплитуда треугольных импульсов равна 4095. Биты 23…22 WAVE2[1:0] разрешают генерациюшума или треугольного сиг- нала в канале 2 и могут принимать сле- дующие значения: ● 00 – генерация запрещена; ● 01 – разрешена генерация шума; ● 1Х – разрешена генерация треуголь- ного сигнала. Генерация возможна, если бит TEN2 регистра DAC_CR установлен в 1, т.е. разрешён запуск в канале 2. Биты 21…19 TSEL2[2:0] позволяют выбрать источник запуска для кана- ла 2. Эти биты определяют тип внеш- него события, используемого для запу- ска канала 2 ЦАП. Они могут принимать следующие значения: ● 000 – таймер 6; ● 001 – зарезервирован; ● 010 – таймер 7; ● 011 – таймер 9; ● 100 – таймер 2; ● 101 – таймер 4; ● 110 – внешняя линия 9; ● 111 – программный запуск. Бит 18 TEN2 разрешает запуск кана- ла 2 ЦАП. Бит 17 BOFF2 разрешает использо- вание выходного буфера для канала 2. Бит 16 EN2 разрешает работу канала 2. Биты 15…0 имеют аналогичное назначение для канала 1. Регистр DAC_SWTRIGR служит для программного запуска. Биты 31…2 зарезервированы. Бит 1 SWTRIG2 обеспечивает про- граммный запуск канала 2. Бит 0 SWTRIG1 производит про- граммный запуск канала 1. Регистр DAC_DHR12R1 служит для записи 12-разрядных данных с вырав- ниванием по правому краю и позволя- ет использовать биты 11…0 в качестве данных для канала 1. Остальные биты в нём зарезервированы. Таблица 1. Карта регистров ЦАП Сдвиг адреса Имя регистра 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0х00 DAC_CR Резерв DMAUDRIE2 DMAEN2 MAMP2[3:0] WAVE2 TSEL2[2:0] TEN2 BOFF2 EN2 Резерв DMAUDRIE1 DMAEN1 MAMP1[3:0] WAVE1[2:0] TSEL1[2:0] TEN1 BOFF1 EN1 0х04 DAC_SWT RIGR Резерв SWTRIG2 SWTRIG1 0х08 DAC_DHR1 2R1 Резерв DACC1DNR[11:0] 0х0С DAC_DHR1 2L1 Резерв DACC1DHR[11:0] Резерв 0х10 DAC_DHR8 R1 Резерв DACC1DHR[7:0] 0х14 DAC_DHR1 2R2 Резерв DACC2DHR[11:0] 0х18 DAC_DHR1 2L2 Резерв DACC2DHR[11:0] Резерв 0х1С DAC_DHR8 R2 Резерв DACC2DHR[7:0] 0х20 DAC_DHR1 2RD Резерв DACC2DHR[11:0] Резерв DACC1DHR[11:0] 0х24 DAC_DHR1 2LD DACC2DHR[11:0] Резерв DACC1DHR[11:0] Резерв 0х28 DAC_DHR8 RD Резерв DACC2DHR[7:0] DACC1DHR[7:0] 0х2С DAC_DOR1 Резерв DACC1DOR[11:0] 0х30 DAC_DOR2 Резерв DACC2DOR[11:0] 0х34 DAC_SR Резерв DMAUDR2 Резерв DMAUDR1 Резерв