СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №1/2015

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 41 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 1 2015 ла NACK по последнему принято- му байту; ● разряд 11 DMAEN – разрешает запрос DMA; ● разряд 10 ITBUFEN – разрешает пре- рывания от буфера; ● разряд 9 ITEVTEN – разрешает пре- рывания от события; ● разряд 8 ITERREN – разрешает пре- рывания от ошибки; ● разряды 7 и 6 – зарезервированы; ● разряды 5…0 FREQ[5:0] – задают частоту работы шины. Регистр I 2 C_OAR1 – первый регистр собственного адреса, включает в себя следующие разряды: ● разряд 15 ADDMODE – задаёт 7- или 10-разрядный режим адресации в качестве ведомого; ● разряды 14…10 – зарезервиро- ваны; ● разряды 9 и 8 ADD[9:8] – назнача- ют 9 и 8 биты адреса при 10-битной адресации интерфейса; ● разряды 7…1 ADD[7:1] – назначают 7…1 биты адреса; ● разряд 0 ADD0 – назначает бит 0 адре- са при 10-битной адресации интер- фейса. Регистр I 2 C_OAR2 – второй регистр собственного адреса, включает в себя следующие разряды: ● разряды 15…8 – зарезервированы; ● разряды 7…1 ADD[7:1] – назначают 7…1 биты адреса в режиме двойной адресации; ● разряд 0 ENDUAL – разрешает режим двойной адресации. Регистр данных I 2 C_DR имеет 8 раз- рядов DR[7:0] для приёма и пере- дачи данных на шину I 2 C. В этот регистр данные записываются для передачи и читаются из него при приёме. Разряды 15…9 – зарезерви- рованы. Регистр I 2 C_SR1 – первый статусный регистр, и включает в себя следующие разряды: ● разряд 15 SMBALERT – сигнализиру- ет о тревоге шины SMBus; ● разряд 13 – зарезервирован; ● разряд 14 TIMEOUT – оповещает об ошибке превышения времени для сигнала SCL; ● разряд 12 PECERR – свидетельствует об ошибке PEC при приёме; ● разряд 11 OVR – формируется при ошибке переполнения данных; ● разряд 10 AF – возникает в случае ошибки уведомления; ● разряд 9 ARLO – указывает на ошиб- ку потери прав на шину; ● разряд 8 BERR – устанавливается при ошибке шины; ● разряд 7 TxE – оповещает, что регистр данных пуст; ● разряд 5 – зарезервирован; ● разряд 6 RxNE – информирует, что регистр данных не пуст; ● разряд 4 STOPF – детектирует стоп- условие в режиме ведомого; ● разряд 3 ADD10 – устанавливается, когда ведущий послал первый байт адреса при 10-битной адресации; ● разряд 2 BTF – оповещает о заверше- нии передачи байта; ● разряд 1 ADDR – устанавливается, если послан адрес в режиме ведущего или принят адрес в режиме ведомого; ● разряд 0 SB – устанавливается при генерации старт-условия в режиме ведущего. Регистр I 2 C_SR2 – второй статусный регистр, включает в себя следующие разряды: ● разряды 15…8 PEC[9:8] – содержат контрольную сумму кадра; ОФИЦИАЛЬНЫЙ ДИСТРИБЬЮТОР КОМПАНИИ ANADIGM