СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №5/2013

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ 24 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 5 2013 P1_0 P1_2 P1_1 P1_3 P1_4 P1_6 P1_5 P1_7 ЦАП Регули- руемый усили- тель 1,8 В линейный стабилизатор напряжения Схема сброса при включении 256KB Flash AFE АЦП ФАПЧ 16KB RAM PHY- менеджер PHY 8051 Ядро SPI I 2 C UART0 Таймер 0 Таймер 1 Таймер 2 Таймер 3 16-бит АЦП POR_Bypass_N Сторожевой таймер Схема отладки Модуль сравнения и захвата Ext_Reset_N Передатчик Порт 0 МК P0_0 P0_2 P0_1 P0_3 P0_4 P0_6 P0_5 P0_7 Порт 1 P2_0 P2_2 P2_1 P2_3 P2_4 P2_6 P2_5 P2_7 Порт 2 Контроллер входов/выходов XTAL_O XTAL_I JTAG-интерфейс Интерфейс и управляющая логика I 2 C-интерфейс Хост-интерфейс Драйвер линии Драйвер линии VOUTP VOUTN VINP VINN VOUT18 Приёмник Блок коррекции ошибок H/W- канальный уровень Рис. 2. Структурная схема ИС IT700 +3,3 В +1,8 В +3,3 В Схема сторожевого таймера TX +1,8 В RX Фаза 2 +3,3 В 1 2 3 4 8 7 6 5 A0 A1 NC VCC GND WP SCL SDA К хост-микроконтроллеру +3,3 В U2 IT700ASIC 1 2 3 4 5 6 7 8 9 17 10 11 12 13 14 15 16 18 19 20 21 22 23 24 36 35 34 33 32 31 30 29 28 27 26 25 48 47 46 45 44 43 42 41 40 39 37 38 49 50 51 52 53 54 55 56 P1_6 P1_5 P1_4 P1_3 P1_2 VDD18 VSS18 P1_1 P1_0 P2_2 P2_7 P2_6 P2_5 VDD33 VSS33 P2_4 P2_3 P2_1 P2_0 VDD18 VSS18 ADC_IN N.C. VIN VDD33F VDDTX VOUT VSSTX VSSTX VOUT VDDTX ISENSEP VOUT18 VDDRX VSSRX VIN P0_5 P0_6 P0_7 NRESET N.C. N.C. VSS18A VDD18A XTAL_O XTAL_I VSSF VDD18F P0_4 P0_3 P0_2 P0_1 P0_0 P1_7 VDD33 VSS33 Фаза 1 +3,3 В +3,3 В +1,8 В +1,8 В +1,8 В +3,3 В +3,3 В Рис. 3. Схема включения ИС IT700