СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №3/2013

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ Управление тактовыми частотами ведётся через периферийный блок RST_CLK. При включении питания МК за пускается на частоте HSI генерато ра. Сразу после включения проис ходит выдача тактовых сигналов синхронизации для всех перифе рийных блоков, кроме RST_CLK (от ключена). Для начала работы с нужным пери ферийным блоком необходимо вклю чить его тактовую частоту в регистре PER_CLOCK. Некоторые контроллеры интер фейсов (UART, CAN, USB, таймеры) мо гут работать на частотах, отличных от частоты процессорного ядра, поэтому в соответствующих им ре гистрах (UART_CLOCK, CAN_CLOCK, USB_CLOCK, TIM_CLOCK) должныбыть заданы их скорости работы. Для изменения тактовой частоты ядра можно перейти на другой ге нератор и/или воспользоваться бло ком умножения тактовой частоты. Для корректной смены тактовой часто- ты сначала должны быть сфор мированы необходимые тактовые частоты и затем осуществлено пе реключение на них на соответству ющих мультиплексорах, управля емых регистрами CPU_CLOCK и USB_CLOCK. Чтобы задать нужные режимы так тирования ядра МК и его периферий ных узлов используется достаточно большой набор регистров. П РИМЕР НАСТРОЙКИ РЕЖИМОВ ТАКТИРОВАНИЯ Например, имеются следующие исходные данные: к МК подключён кварцевый резонатор на частоту 8 МГц. Частоту ядра нужно установить 56 МГц. В листинге 1 приведена последова тельность действий для включения умножения частоты для получения частоты ядра 56 МГц. Чтобы сформировать данные стро ки, потребуются таблицы регистров и их значений (см. табл. 1 – 9). Благодаря гибкой системе так тирования появляется возможность оптимально использовать ресур сы МК. Полный набор таблиц регистров и их значений для задания режи мов тактирования можно скачать по ссылке (Дополнительные мате риалы). Л ИТЕРАТУРА 1. ГолубцовМ. МикроконтроллерMDR32F9Q2I. Часть1.Первоезнакомствосмикроконтрол леромисредствамиразработкидлянего.Со временная электроника. 2012. №3. С. 18–21. 2. Го л у б ц о в М . М и к р о к о н т р о л л е р MDR32F9Q2I. Часть 2. Работа с портами микроконтроллера. Современная элек троника. 2012. № 4. С. 24–27. 3. Го л у б ц о в М . М и к р о к о н т р о л л е р MDR32F9Q2I. Часть 3. Системный таймер SysTick. Современная электроника. 2012. № 5. С. 16–17. 33 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 3 2013 Таблица 5. Описание регистров блока контроллера тактовой частоты Таблица 6. Описание регистра CLOCK_STATUS Базовый адрес Название Описание 0x4002_0000 MDR_RST_CLK Контроллер тактовой частоты Смещение 0x00 CLOCK_STATUS MDR_RST_CLK >CLOCK_STATUS Регистр состояния блока управления тактовой частотой 0x04 PLL_CONTROL MDR_RST_CLK >PLL_CONTROL Регистр управления блоками умножения частоты 0x08 HS_CONTROL MDR_RST_CLK >HS_CONTROL Регистр управления высокочастотным генератором и осциллятором 0x0C CPU_CLOCK MDR_RST_CLK >CPU_CLOCK Регистр управления тактовой частотой процессорного ядра 0x10 USB_CLOCK MDR_RST_CLK >USB_CLOCK Регистр управления тактовой частотой контроллера USB 0x14 ADC_MCO_CLOCK MDR_RST_CLK >ADC_MCO_CLOCK Регистр управления тактовой частотой АЦП 0x18 RTC_CLOCK MDR_RST_CLK >RTC_CLOCK Регистр управления формированием высокочастотных тактовых сигналов блока RTC 0x1C PER_CLOCK MDR_RST_CLK >PER_CLOCK Регистр управления тактовой частотой периферийных блоков 0x20 CAN_CLOCK MDR_RST_CLK >CAN_CLOCK Регистр управления тактовой частотой CAN 0x24 TIM_CLOCK MDR_RST_CLK >TIM_CLOCK Регистр управления тактовой частотой TIMER 0x28 UART_CLOCK MDR_RST_CLK >UART_CLOCK Регистр управления тактовой частотой UART 0x2C SSP_CLOCK MDR_RST_CLK >SSP_CLOCK Регистр управления тактовой частотой SSP Таблица 8. Описание регистра CPU_CLOCK Таблица 9. Описание регистра PLL_CONTROL Таблица 7. Описание регистра HS_CONTROL Номер битов 31 … 3 2 1 0 Доступ U RO RO RO Состояние после сброса 0 0 0 0 – HSE RDY PLL CPU RDY PLL USB RDY Номер битов 31 … 10 9 … 8 7 … 4 3 2 1 … 0 Доступ U R/W R/W U R/W R/W Состояние после сброса 0 0 0 0 0 0 – HCLK SEL[1:0] CPU C3 SEL[3:0] – CPU C2 SEL CPU C1 SEL[1:0] Номер битов 31 … 2 1 0 Доступ U R/W R/W Состояние после сброса 0 0 0 – HSY BYP HSE ON Номер битов 31 … 12 11 … 8 7 … 4 3 2 1 0 Доступ U R/W R/W R/W R/W R/W R/W Состояние после сброса 0 0 0 0 0 0 0 – PLL CPU MUL[3:0] PLL USB MUL[3:0] PLL CPU PLD PLL CPU ON PLL USB RLD PL USB ON