СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №2/2013

ную ESpice модель. По команде меню Analyze –Model Dump/Refresh есть воз можность синхронизировать модели в базе данных проекта с библиотеками, которые хранятся на диске. Итак, мырассмотреливсепятьнеобхо димыхшаговдлянастройкипроектапе редиспользованиемConstraintManager. Для удобства все эти настройки можно произвести через единый встроенный помощник, что избавляет от необходи мостизапоминатьместоположениекаж дой настройки в различных меню про граммы. Помощник можно вызвать в PCB Editor через меню Setup – SI Design Setup (см. рис. 8). Все стадии настройки проекта, которые рассматривались вы ше, вданномслучаеможнопройтичерез единое окно данных. Дополнительно здесь же можно настроить библиотеки компонентов для анализа целостности сигналов и дифференциальные пары. ОпцияRunAudit uponcompletionof each setup category позволяет проверить точ ность вводимых данных на каждомша ге по окончании настроек. Из всех категорий настроек можно выбрать только те, которые необходи мы для установки. Остановимся под робнее на каждой из них. Первая панель SI Design Setup Wizard позволяетвыбратьцепиирасширенные цепи, которыетребуютдополнительных настроек (см. рис. 9). По умолчаниювы браны все цепи проекта. Задача разра ботчика заключается в том, чтобы вы братьтолькокритичныевысокоскорост ные цепи, на которые будут наложены ограничения в Constraint Manager. Это снизит вероятность ошибки и повысит эффективность от использо вания системы ограничений. Здесь также можно импортировать или экс портировать список цепей для устано вок. Список цепей – это простой текс товый файл, где каждая строка – это имя цепи. После его загрузки остаются выделенными только те цепи, которые были в списке, все остальные будут проигнорированы. Опция Include Coupled Xnets является важной для подготовки проекта к анализу целост ности сигналов в PCB SI и не требуется для работы с Constraint Manager. На второй панели помощника появ ляется возможность настройки цепей питания и заземления так, как это было рассмотрено выше через меню Logic – Identify DC Nets (см. рис. 10). В левой части данной панели пере числены все силовые цепи, которым присвоено значение VOLTAGE. В пра вом списке – цепи, которые рассматри ваются программой как потенциаль но силовые, но еще не имеющие значе ния VOLTAGE. Кнопка Assign Voltage o Selected Net позволяет назначить VOLTAGE выбранной цепи и перенести ее в левый список. Отредактировать значение VOLTAGE можно через Edit Voltage On Any Net In Design. Третья панель позволяет отредакти ровать стек слоёв у печатной платы ли бо загрузить параметры стека из друго го проекта или технологическогофай ла (см. рис. 11). Четвёртая панель позволяет назна чить класс компонентамна плате. Здесь стоит еще раз отметить, если библиоте ки компонентов уже содержат данную информацию, а именно свойства CLASS и PINUSE, то данный шаг можно про пустить. Впротивном случае через дан нуюпанель можно быстро перераспре делить классымежду устройствами. Для этого достаточно отметить группу оди наковых устройств меткой и нажать на одну из кнопок в секции Change Se lected Component Devices To в нижней части панели. В этом случае выбран ные устройства переместятся в указан ную секцию в списке Component De vice Classes (см. рис. 12). Важныммоментом здесь является то, что при изменении класса устройств меняется и тип выводов этих устройств. Например, при изменении класса на DISCRETE у выбранных компонентов меняется и тип их выводов на UNSPEC. Пятая панель позволяет назначить ESpice модели устройствам класса DISCRETE. Здесь всё интуитивно понят но, и не требуется дополнительных разъяснений. Последняя, шестая, панель SI Design Setup Wizard даёт возможность запус тить проверку базы проекта на пред мет её готовности к работе с Constraint Manager и анализа целостности сигна лов. Запуск проверки происходит по нажатиюна кнопку Run SI Design Audit, при этом на экране появится список ошибок и их состояние (см. рис. 13). Ошибка может находиться в трех состояниях – решена (Resolved), не ре шена (Unresolved) и проигнорирова на (Ignored). Фильтр для различных ти пов ошибок и их состояний можно по местить в поле Test Filter и Status Filter соответственно. Если выбрать группу ошибок в списке, то станут активны ми две опции, расположенные в ниж ней части окна – Resolve Errors и Ignore Errors. В первом случае у пользователя ПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ 68 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 2 2013 Рис. 8. Окно помощника по настройке проекта в Allegro PCB Editor Рис. 9. Панель SI Design Setup Wizard для выбора высокоскоростных цепей Рис. 10. Настройка цепей питания и заземления через SI Design Setup Wizard Рис. 11. Настройка стека слоёв платы через SI Design Setup Wizard