СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №2/2013

ПРИБОРЫ И СИСТЕМЫ руемого интерфейса (см. рис. 13). Блок кодирования в ПЛИС обеспечи вает взаимодействие между устройст вами, использующими различные по лосы и линии фрейма SFI S . Следует отметить, что протокол SFI S не зави сит от формата данных и может вы полнять любые форматы протоколов трактов передачи и приёма данных. Протокол SFI S используется для уст ранения перекоса в отдельных кана лах передачи данных и позволяет упростить процедуру устранения пе рекоса и уменьшить сложность SerDes. Применение протокола SFI S не даёт побочных эффектов, поскольку про токол использует дополнительную полосу SerDes. Преимущества использования бло ка кодирования в Virtex 7 H580T за ключаются ещё в том, что он позволя ет осуществлять большие объёмы тес тирования, отладки и контроля ПЛИС. Для этого в Virtex 7H580T встроена мо дель генератора PRB на 13,1 Гбит/с или 28 Гбит/с для SerDes, что позволяет осу ществить проверку физического под слоя PCS в различных режимах работы системыпередачи данных. Кроме того, Virtex 7 H580T, имея значительное число блоков оперативной памяти (см. таблицу 2), может за несколько миллисекунд обеспечить проверку по токов получаемых данных различной длины. Блок кодирования в ПЛИС также обеспечивает имитацию перекосов распространения сигнала. Для мини мизации дрожания сигналов транси веров в Virtex 7 H580T используется синхронизация с фазовой автопо дстройкой частоты (PLL). Для ком пенсации потерь и поддержания це лостности передаваемого сигнала в трансиверах реализована передача предыскажений и автоматическая адаптация в линейном эквалайзере приёмника. Проведённыеисследования28 Гбит/с трансивера на Virtex 7 H580T показа ли, что полученная для него глазковая диаграмма (см. рис. 14) отражает низ кий джиттер и высокое качество пере даваемого сигнала. З АКЛЮЧЕНИЕ Для реализации стандарта 100 Гбит Ethernet в сетевых устройствах мо гут эффективно использоваться раз работанные фирмой Xilinx на ос нове FPGA Virtex 7 H580T трансиве ры 28 Гбит/с с низким фазовым шу мом, сетевые карты N × 100 Гбит/с и 400 Гбит/с и оптические модули CFP2. Такой комплект устройств обеспечи вает быстрый доступ к информации, хранящейся в «облаках», обладает ши рокой полосой передачи данных на скорости не менее 100 Гбит/с, вы сокой плотностью портов, низким энергопотреблением и сочетает тре буемую масштабируемость с невысо кой стоимостью конечного оборудо вания. Л ИТЕРАТУРА 1. Zhou S. Understanding the Evolution Dyna mics of Internet Topology. Physical ReviewE. 2006. Vol. 74. 2. Hewitt C. ORGs for Scalable, Robust, Priva cy Friendly Client Cloud Computing. Mas sachusetts Institute of Technology. 2008. Vol. 12. № 5. 3. Риз Дж. Облачные вычисления. БХВ Пе тербург, 2011. 4. IEEE 802.3ba 2010. IEEE Standard for Infor mation Technology. Amendment 4: Media Access Control Parameters, Physical Layers and MaNagement Parameters for 40 Gb/s and 100 Gb/s Operation. IEEE, 22 June 2010. 5. D’Ambrosia J. 100 Gigabit Ethernet and Be yond. IEEE Communications Magazine. 2010. 6. Toyoda H., Ono G., Nishimura Sh. 100GbE PHY andMAC Layer Implementations. IEEE Com mun. Mag. 2010. Vol. 50. No. 3. 7. CFP MSA Hardware Specification Revision. 2010. No. 14. 8. www.xilinx.com. 37 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 2 2013 Рис. 14. Глазковая диаграмма 28 Гбит/с трансивера на Virtex 7 H580T Реклама