СОВРЕМЕННАЯ ЭЛЕКТРОНИКА №6/2013

ЭЛЕМЕНТЫ И КОМПОНЕНТЫ рабочий режим устанавливается бит PLLRDY и может быть сгенерировано прерывание. Режим работы умножителя кон фигурируется с помощью регистра RCC_CFGR. Все переключения режима работы следует проводить только при выключенном умножителе. ВрегистреRCC_CFGRбитPLLSRCопре деляет источник умножения – сигна лы от HSI илиHSE. Бит PLLXTPRE вклю чает делитель на 2 для сигнала от HSE. Биты PLLMUL[3:0] задают коэффици ент умножения от 2 до 16. Особенно полезную функцию, по вышающую надёжность работы мик роконтроллера, выполняет блок CSS. Из структурной схемы видно, что на вход этого блока подаётся тактовая частота от генератора HSE, а выход это го блока подключён к блоку выбора ис точника системного тактового сигнала SW. Назначение блока CSS состоит в слежении за тактовыми сигналами, поступающими от генератора HSE, и в случае их пропадания, например при поломке кварцевого резонатора от уда ра, блок CSS осуществляет следующие действия: ● отключает генератор HSE; ● останавливает работу расширенных таймеров TIM1 и TIM8; ● генерирует прерывание CSSI, заве дённое внутри процессора на немас кируемое прерывание NMI, которое микроконтроллер не может пропус тить; ● переключает источник системной частоты на генератор HSI. Таким образом, благодаря блоку CSS микроконтроллер сохраняет свою ра ботоспособность и информирует вы полняемую программу об этом с по мощью прерывания, исключая воз можность зависания программы из за 19 WWW.SOEL.RU СОВРЕМЕННАЯ ЭЛЕКТРОНИКА ◆ № 6 2013 Схема подключения внешнего генератора OSC_IN От 1 до 24 МГц OSC_OUT Схема подключения внешнего резонатора OSC_IN C1 30 пФ C2 30 пФ BQ1 4...24 МГц OSC_OUT Рис. 2. Схема подключения источников тактовой частоты 8 МГц HSI RC HSI FLITFCLK к интерфейсу программирования FLASH-памяти /2 /128 PLLSRC PLLMUL PLLCLK .... x16 x2, x3, x4 PLL SW SYSCLK CSS AHB Делитель частоты /1, 2..512 APB1 Делитель частоты /1, 2, 4, 8, 16 TIM2, 3, 4, 6, 7 если делитель частоты APB1=1, то х1, иначе х2 24 МГц макс. PCLK1 к периферии APB1 Включение 24 МГц макс. HSI HSE LSE LSI RTCCLK к RTC к независимому сторожевому таймеру WDG IWDGCLK RTCSEL[1:0] MCO /1/2/3.../ .../15/16 4–24 МГц HSE OSC OSC_OUT OSC_IN PREDIV1 LSE OSC 32,768 кГц LSI RC 40 кГц Выход основной частоты OSC_OUT OSC_IN MCO /2 PLLCLK HSI HSE SYSCLK 24 МГц макс. HCLK к шине AHB, ядру, памяти и DMA к таймеру Cortex System FCLK Включение к TIM2, 3, 4, 6 и 7 TIMxCLK Включение APB2 Делитель частоты /1, 2, 4, 8, 16 TIM1/15/16/17 если делитель частоты APB2=1, то х1, иначе х2 24 МГц макс. PCLK2 к периферии APB2 Включение ADC Делитель частоты /2, 4, 6, 8 ADCCLK 12 МГц макс. к TIM1, TIM15, TIM16 и TIM17 к ADC1 TIMxCLK Включение /8 Рис. 1. Структурная схема системы тактирования STM32 ©СТА-ПРЕСС